Technische Eigenschaften und Design der Hauptsteuerplatine
Heterogene Multi-Core-Architektur bezieht sich auf das Vorhandensein mehrerer Kerne innerhalb eines einzelnen SoC, wobei diese Kerne unterschiedlichen Typs sind.
Heterogene Multi-Core-SoC-Prozessoren bieten eine synergetische Kombination von Vorteilen in Bezug auf Leistung, Kosten und Stromverbrauch. Die DSOM-040R RK3588-Kernplatine unterstützt eine AMP-Systemarchitektur (Asymmetric Multi-Processing), die Linux-, RTOS- und Bare{7}-Metal-Umgebungen integriert und eine vollständige Isolation auf der Planungsebene des Betriebssystems bietet. Diese Architektur erreicht eine Interrupt-Antwortlatenz im Mikrosekundenbereich (weniger als 5 Mikrosekunden) und bietet ein standardmäßiges RPMsg-Kommunikationsschema zwischen den Kernen, wodurch die strengen Echtzeit- und Hochstabilitätsanforderungen industrieller Anwendungen erfüllt werden.
Am Beispiel der MPUA-USG-H6-Hauptsteuerplatine umfassen die Prozessorspezifikationen eine 8--Kern-CPU mit einer Taktrate von 2,2 GHz, 16 GB Standardspeicher und 8 GB SSD-Speicher. Der typische Stromverbrauch beträgt 28 W, der maximale Verbrauch liegt bei 33 W; Der langfristige Betriebsumgebungstemperaturbereich beträgt -5 Grad bis +45 Grad. Die Abmessungen betragen 215,1 mm (B) x 292,9 mm (T) x 30,0 mm (H) (ohne Verpackung), das Gewicht beträgt 1,35 kg (ohne Verpackung).
Die Hauptsteuerplatine ist mit eingebetteten Betriebssystemen wie PN-OS kompatibel. Das Board verfügt über integrierte Schnittstellen mit hoher-Dichte, darunter digitale Eingänge, digitale Ausgänge, Kommunikationsanschlüsse, USB-Anschlüsse und PWM-Ausgänge. Die Hauptsteuerplatine umfasst Geräteverwaltungs- und Überwachungsfunktionen und unterstützt Funktionen wie Fernsteuerung, Firmware-Upgrades und Statusüberwachung. Die Datenspeicherung erfolgt über eine SSD oder einen Flash-Speicher als Speichermedium. Für das gesamte System wird die Out{6}}of-Bandkommunikation zwischen einzelnen Platinen durch ein dediziertes LAN-Switch-Modul ermöglicht, das die erforderlichen Kommunikationsfunktionen zwischen den Platinen bereitstellt.
Die Hauptsteuerplatine unterstützt die Erweiterung erweiterter Funktionalitäten durch den Einsatz von Tochterplatinen; Beispielsweise stellt die Uhrentochterplatine LE0D00CKMA00 der Hauptsteuerplatine eine hochpräzise BITS-Schnittstelle zur Zeitsynchronisierung zur Verfügung. In Szenarien mit zwei -Haupt--Steuerungen-wo sowohl eine primäre als auch eine Backup-Hauptsteuerplatine eingesetzt werden-muss die Uhrentochterplatine gleichzeitig auf der primären und der Backup-Platine installiert werden.
